CVD2 — CVD 공정의 역할 및 이해

1️⃣ 절연막(Insulating Film)의 역할

구분	설명
주요 목적	반도체 소자 내 전기적 절연층 형성
전기적 절연	배선 간 누설전류 방지, 신호 간섭 억제
기계적 보호	웨이퍼 변형(Warpage) 및 Crack 방지
열 안정성 확보	고온 공정에서도 막의 변형/박리 방지
Passivation	외부 오염·습기·산화로부터 소자 보호

 

반도체 소자의 약 2/3 이상이 절연막으로 구성될 정도로 핵심적인 공정

---

2️⃣ 절연막의 주요 특성 파라미터

(1) RI (Refractive Index, 굴절률)

• 정의: 진공 중 빛의 속도(C) / 물질 내 속도(V) → n = C/V
• 의미: 막의 밀도와 조성비를 반영하는 지표
• 예시:
  • SiO₂ : 1.46
  • Si₃N₄ : 2.0
• 측정 파장: λ = 633nm (He-Ne Laser 기준)
• 특징: 굴절률이 높을수록 막이 조밀하고 불순물 함량이 적음

---

Deposition Rate

• 박막의 증착 속도
• 영향 요인
  • 온도
  • 압력
  • Plasma Density
  • 주입 가스 type
  • gas 량
• Deposition Rate↑ → 생산성↑
  
  • 막질 우수해야함

---

(2) Step Coverage (단차 피복성)

• 정의: 패턴 단차 위아래를 얼마나 균일하게 덮는지 나타내는 지표
• 의미: 단차 위에서도 막 두께가 일정할수록 공정 신뢰도↑
  • Step Coverage=1에 가까울수록 우수한 박막 증착
• 특징: HDP-CVD에서 가장 우수
• 효과: 균일한 절연 특성 및 void-free 구조 확보
• 영향 요인
  • 압력
    • 압력↓ → MFP↑ → High AR 구조에서도 깊은 곳까지 Precursor가 충분히 도달해 Step Coverage 향상
  • Sticking Coefficient 함수
    • Step Coverage ≠ 1
    • 반응가스가 기판에 닿아서 바로 증착될 확률
    • 반응가스가 표면에서 충분히 migration되면 step coverage가 우수
      • 이동↓ → 증착 → 하부 gap에 void가 생김
    • 적절한 압력이 가해져야 표면 이동이 생김
  • 증착 원자의 방향성
  • 증착 면적

• Aspect Ratio
  • 단차의 너비와 높이의 비율
  • 점점 증가하는 중

용어	수식	의미
Sidewall Step Coverage	b / a	수직 벽면 피복 정도
Bottom Step Coverage	d / a	바닥 피복 정도
Conformity	b / c	전체 균일성
Aspect Ratio	h / w	구조의 높이 대비 폭

---

(3) Film Stress (박막 응력)

• 원인: 필름과 기판 간 물리적/열적 불일치로 발생
• 분류
  • Intrinsic Stress(내재응력): 초기 성장/핵형성 과정 중 발생
  • Extrinsic Stress(외재응력): 열팽창계수 차이에 의한 응력 (냉각 시)
• 응력 형태
  • Compressive Stress (-): 웨이퍼 볼록 / 막이 수축
    • 열팽창계수: 박막 < Si
  • Tensile Stress (+): 웨이퍼 오목 / 막이 팽창
    • 열팽창계수: 박막 > Si

• 열응력 원리
  • 열팽창계수(α)가 클수록 냉각 시 수축 → 인장응력(Tensile)
  • 열팽창계수가 작을수록 냉각 시 팽창 불가 → 압축응력(Compressive)
• 예시
  • SiO₂ : Si보다 열팽창 적음 → 압축응력
  • Al, Cu : Si보다 열팽창 큼 → 인장응력

---

3️⃣ Gap Fill 특성

항목	설명
개념	배선 간 공간(Gap)을 절연막으로 완전히 채우는 능력
중요성	Void(공극) 발생 시 단락·누설·신뢰성 저하
평가 지표	Void-free 매립성, 단차 피복성, 균일도

Void 발생 원인

• 상부 성장 속도가 빠르거나 점착계수(Sticking Coefficient)가 높을 경우
  → 내부에 빈 공간(공극) 생성

Sticking Coefficient (점착계수)

• 반응 분자가 표면에 흡착되는 비율
  • 높음: 표면에 즉시 부착 → Void 발생↑
  • 낮음: 표면에서 확산 → 균일 증착

TEOS < SiH₄
TEOS는 점착계수가 낮아 균일한 막 형성 + Void 억제

Gap Fill 성능 순서

• SiH₄(PECVD) < TEOS(PECVD) < BPSG(Thermal CVD) < HDP-CVD < SOD

미세화 영향

• Aspect Ratio↑ → 내부 확산 어려움 → Void 발생 가능성↑
• 해결 기술: HDP-CVD, SOD, ALD 등

Gap Fill 핵심:
낮은 점착계수(TEOS 기반 PECVD) + 플라즈마 충돌(HDP-CVD) → 균일 매립 구조 실현

---

4️⃣ Hard Mask (하드마스크)

항목	내용
정의	PR 위에 형성해 식각 내식성을 높이는 보조 마스크층
필요성	PR만으로는 고에너지 Etch에 손상되기 쉬움
역할	Pattern 정밀도 향상 / CD 제어 / PR 열화 방지

공정 순서

1. Stack 형성: Etch Layer + Hard Mask(a-C, SiON 등) + PR 적층
2. PR 패터닝: 노광·현상
3. SiON Etch: PR 패턴 전사
4. Hard Mask Etch: SiON 패턴 이용
5. Main Etch: Hard Mask 기반 Target Layer 식각
6. HM Strip: O₂ Ashing으로 Hard Mask 제거

재료 변화

시대	재료	특징
초기	Si₃N₄	산화막 Etch용, 선택비 우수
현재	a-C (Amorphous Carbon)	패터닝 용이, O₂로 제거 가능, Selectivity 높음

Hard Mask는 고정밀 패턴 구현 및 CD 유지에 필수.
특히 a-C 기반 HM은 PR과 유사한 패터닝 특성 + O₂ 플라즈마 제거 용이성 덕분에 주력 소재로 사용 중.

---

5️⃣ Low-k 절연막

항목	내용
목적	RC Delay 감소(배선 간 정전용량↓, 신호 속도↑)
원리	유전율(k) ↓ → 정전용량(C) ↓ → RC Delay ↓
문제 배경	미세화로 배선 간격↓ → C↑ → RC Delay↑ → 동작속도↓
대안	기존 SiO₂ 대신 저유전율(유기계/다공성) 절연막 적용

제조 방식

방식	특징
CVD	균일 증착, 대량 생산 적합
SOG (Spin-On Glass)	액상 코팅 후 열처리, 초저유전율 구현 가능

→ CVD + SOG 혼합 방식으로 신뢰성/공정성 보완

재료 특성

• C/H 함유량↑ → k 값↓ (유전율↓)
• 공극 생성 → 절연성↑ / 기계적 강도↓ / 습기 저항↓
• 낮은 k일수록 수분 흡수↑, Stress↑ → Reliability 저하

핵심 과제: 유전율(k)↓와 신뢰성(강도·내습성) 간 균형 확보

---

용어 정리

• Heat Budget
  • 여러 공정을 거치면서 공정 중에 받은 열의 합계
  • 저온 공정으로 줄여야됨
  • Spike Anneal
    • 웨이퍼의 국소적인 부분만 순간저긍로 열처리 → Heat Budget↓
  • RTA
    • 수은 또는 할로겐 램프를 이용하여 급속 열처리
• 산화막 막질 평가 지표
  • TDDP(Time Dependent Dielectric Breakdown)
    • 산화막에 전계를 인가하고 절연 파괴되기 까지의 시간 측정
  • TZDB(Time Zero Dielectric Breakdown)
    • 산화막에 ramping 전계를 인가하고 I-V 측정
• 소자 분리 기술
  • LOCOS
    • 반도체 기판 상에 산화막을 선택적으로 성장시켜 분리막 형성
  • STI 
    • 반도체 기판에 트렌치를 형성하고, 트렌치 내부를 절연막으로 채움

 

 

🔎 핵심 요약

항목	핵심 포인트
절연막 역할	전기 절연, 기계/열적 보호, Passivation
주요 평가 항목	RI, Step Coverage, Stress
Gap Fill	TEOS/PECVD, HDP, SOD → Void-free 목표
Hard Mask	PR 손상 방지 + CD 제어 (a-C 재료 주류)
Low-k	RC Delay 저감, 그러나 강도·내습성 Trade-off

---

✅ 결론 요약

CVD 절연막은 반도체 소자의 신호 품질과 신뢰성을 좌우하는 핵심 구조물입니다.
RI, Step Coverage, Stress, Gap Fill, Hard Mask, Low-k 등은 공정 품질을 평가하는 대표 지표로,
특히 미세화 공정에서는 Void-free 매립성과 Low-k 절연막의 안정성 확보가 성능 향상의 핵심 과제입니다.