본문 바로가기

반도체/반도체 공정

PVD6 — PVD 공정 향후 Trends

1️⃣ Gate 저저항 물질 (Low-Resistivity Gate Material)

📘 배경

  • 기존 CVD W (Tungsten) 공정은 안정적이지만,
    Fluorine Attack 문제로 절연막 손상 및 신뢰성 저하 발생.
  • 이를 개선하기 위해 LFW (Low Fluorine Tungsten) 기술이 등장.

⚙️ 기술 전환 방향

구분 기존 CVD W 차세대 LFW
문제점 F Attack으로 절연막 손상, HF 잔류 F 함량↓ → 절연막 손상↓
저항 특성 상대적으로 비저항 높음 (~5.6 μΩ·cm) 저비저항 구현 가능
안정성 우수한 열 안정성 F-free 조건에서 안정성 확보 필요
기술 과제 - 저비저항 확보, 열 안정성 및 신뢰성 확보

💡 핵심 포인트:
W를 완전히 대체할 저비저항·고내열 금속 물질 연구가 진행 중이며,
LFW 기반의 Barrier-free 구조ALD 기반 Metal Gate로 발전 중.


2️⃣ Interconnection (배선 기술)

📘 문제 배경

  • Metal Line / Contact CD(임계 치수)가 계속 축소됨 →
    Cu 배선의 Void 형성 및 저항 증가 문제 심화
  • 기존 Dual Damascene 구조에서도 Barrier 두께Seed Layer 균일도가 핵심 한계로 부상

⚙️ 주요 기술 연구 방향

구분 내용
Barrier Metal 최적화 Ta/TaN의 두께를 최소화하면서 Cu 확산 방지 성능 유지
Seed Copper 개선 iPVD → ALD 기반 Seed로 대체 연구 (Step Coverage 향상)
EP Copper (Electro Plating) Additive 제어로 Void-free Gap Fill 구현
ALD 증착 Atomic Layer 정밀 제어로 균일한 Cu Seed 형성
Process Integration PVD-ALD-ECP 연계 장비 (Cluster Tool) 개발

➤ 핵심 목표는 Void-free Cu Fill + Barrier 두께 최소화 + 비저항 저감
이를 통해 RC Delay 감소신뢰성 향상을 실현한다.


3️⃣ 미세 패턴용 신소재 (Next-Generation Interconnect Material)

📘 배경

  • 미세 패턴 구조(High Aspect Ratio)에서 기존 금속(Cu, W)의 한계 도달
  • 저저항·고강도·내이동성(Electro-Migration) 확보 가능한 신소재 필요

⚙️ 연구 방향

신소재 특징 연구 중인 방향
CNT (Carbon Nanotube) 초저저항, EM 내성↑ Metal 대신 CNT 배선 연구 활발
Graphene 고전도성, 내식성↑, 투명전극 가능 Cu·Al 대체 가능성, Hybrid 구조 연구
Ruthenium (Ru) Cu 대체 후보, Barrier-less 구조 가능 Liner-Free BEOL 연구 진행
Cobalt (Co) 낮은 Diffusion, Seedless 구조 7nm 이하 노드에서 적용 검토 중

⚡ 기술 트렌드 요약

  • ALD 기반 초정밀 증착 + EP Cu Hybrid
  • Barrier-free 구조 개발 (Ru, Co, CNT)
  • 저비저항 신소재 연구 (Graphene, CNT, LFW 등)
  • Thermal Reliability 및 Interface 안정성 향상

✅ 종합 요약

구분 핵심 트렌드
Gate 저저항화 CVD W → LFW 전환, 저비저항·고내열 금속 개발
Interconnection Cu Barrier·Seed 최적화, ALD 기반 Gap Fill 기술
미세 패턴 신소재 CNT, Graphene, Co, Ru 등 차세대 금속 물질 개발
공정 통합 PVD–ALD–ECP Cluster Tool로 일체형 제조라인 구축

한줄 요약

PVD 공정의 미래는 저저항화·Barrier-Free화·신소재화로 요약된다.
기존 Cu/W 중심 구조에서 벗어나, LFW·ALD·CNT·Graphene을 활용한
차세대 배선 및 게이트 공정이 핵심 경쟁력으로 부상하고 있다.